數位系統基礎與電路化簡技術
柯開維
國立臺北科技大學
教授
現職於國立臺北科技大學資訊工程系，柯開維老師為美國喬治亞理工學院電機與計算機工程博士，其專長領域為電腦通訊網路、通訊網路允入與路由及無線網路及應用。
課程簡介
「數位邏輯設計」為電機、電子、資訊等工程領域之重點專業科目，為讓學習者對課程知識進行階段式的紮根，有效建構知識架構，授課教師將此科目內容設計為微學程三部曲（主題分別為「數位系統基礎與電路化簡技術」、「組合邏輯電路設計與實現技術」及「循序邏輯電路設計與實現技術」）。本磨課師課程「數位系統基礎與電路化簡技術」是基於傳授一個完整的「數位邏輯設計」基本知識為出發點，希望透過MOOCs平臺作推廣，期以帶給需要的學習者自主學習的機會，奠定數位系統設計之基礎。
課程目標
1、瞭解數位系統的基礎，包含數位系統與類比系統之異同、數字系統與轉換、二進位數四則運算，以及各種數位編碼與應用。2、熟悉各種邏輯電路的化簡技術，包含布林代數/函數與邏輯閘/電路之對應、代數式化簡法、表列式化簡法、表格式化簡法以及多變數化簡法等，以減少硬體實現成本。3、學會分析因化簡產生的時序危機與偵測、消除方法，以確保邏輯電路動作正常。
適用對象
對本課程有興趣的學習者，備基本計算機概論之相關知識即可。
課程進度
第1週:數字系統與二進位運算
第2週:負數、補數與其算數運算
第3週:二進位編碼
第4週:邏輯閘、布林代數與邏輯方程式Logic
第5週:邏輯電路與代數化簡法（Algebraic manipulation）
第6週:卡氏圖（K-map）化簡法
第7週:Quine-McCluskey（QM）表列式化簡法
第8週:帶變數之卡氏圖（VEM）化簡法
第9週:時序危機與消除